다공질 SiC 반도체와 Ag계 합금의 접합

배철훈 인천대학교 생명공학부

Junction of Porous SiC Semiconductor and Ag Alloy

Chul-Hoon Pai

Division of Bio-Engineering, Incheon National University

요 약 탄화규소는 실리콘과 비교시 큰 에너지 밴드 갭을 갖고, 불순물 도핑에 의해 p형 및 n형 전도의 제어가 용이해서 고온용 전자부품 소재로 활용이 가능한 재료이다. 특히 β-SiC 분말로부터 제조한 다공질 n형 SiC 세라믹스의 경우, 800~1000℃에서 높은 열전 변환 효율을 나타내었다. SiC 열전 변환 반도체를 응용하기 위해서는 변환 성능지수도 중요하지만 800℃ 이상에서 사용할 수 있는 고온용 금속전극 또한 필수적이다. 일반적으로 세라믹스는 대부분의 보편적인 용접용 금속과 는 우수한 젖음을 갖지 못 하지만, 활성 첨가물을 고용시킨 합금의 경우, 계면 화학종들의 변화가 가능해서 젖음과 결합의 정도를 증진시킬 수 있다. 액체가 고체 표면을 적시면 액체-고체간 접합면의 에너지는 고체의 표면에너지 보다 작아지고 그 결과 액체가 고체 표면에서 넓게 퍼지면서 모세 틈새로 침투할 수 있는 구동력을 갖게 된다. 따라서 본 연구에서는 비교적 낮은 융점을 갖는 Ag를 이용해서 다공질 SiC 반도체 / Ag 및 Ag 합금 / SiC 및 알루미나 기판간의 접합에 대해 연구하였고, Ag-20Ti-20Cu 필러 메탈의 경우 SiC 반도체의 고온용 전극으로 적용 가능할 것으로 나타났다.

Abstract Silicon carbide is considered to be a potentially useful material for high-temperature electronic devices, as its band gap is larger than that of silicon and the p-type and/or n-type conduction can be controlled by impurity doping. Particularly, porous n-type SiC ceramics fabricated from β -SiC powder have been found to show a high thermoelectric conversion efficiency in the temperature region of 800°C to 1000°C. For the application of SiC thermoelectric semiconductors, their figure of merit is an essential parameter, and high temperature (above 800°C) electrodes constitute an essential element. Generally, ceramics are not wetted by most conventional braze metals, but alloying them with reactive additives can change their interfacial chemistries and promote both wetting and bonding. If a liquid is to wet a solid surface, the energy of the liquid-solid interface must be less than that of the solid, in which case there will be a driving force for the liquid to spread over the solid surface and to enter the capillary gaps. Consequently, using Ag with a relatively low melting point, the junction of the porous SiC semiconductor-Ag and/or its alloy-SiC and/or alumina substrate was studied. Ag-20Ti-20Cu filler metal showed promise as the high temperature electrode for SiC semiconductors.

Keywords : Alumina substrate, Ag, Ag alloy, Junction, SiC semiconductor

1. 서 론

SiC 반도체는 고온 열전발전용 재료로 주목받고 있 다. 여기서 열전발전이란 열에너지를 전기에너지로 변환 시키는 열전반도체를 응용한 것으로 선진국에서는 수십 년전부터 연구개발하여 고속증식로, 우주항공, 해저탐사 등 각종 분야에 사용되어지고 있다. 일반적으로 열전재 료들은 성능지수의 최대값이 지시하는 온도에 따라 저온

본 논문은 인천대학교 2015년도 교대학술연구지원사업에 의해 수행되었음. *Corresponding Author : Chul-Hoon Pai (Incheon National Univ.) Tel: +82-32-835-8277 e-mail: paichlab@inu.ac.kr Received December 15, 2017 Revised March 8, 2018 Accepted March 9, 2018 Published March 31, 2018

용(실온-100℃), 중온용(200-600℃), 고온용(700℃ 이상) 의 3가지로 분류할 수 있다[1-3]. Bi₂Te₃, PbTe 등과 이 들의 고체 고용체들의 화합물 반도체들이 냉각장치와 발 전재료로 상업적으로 적용되고 있으나 위 재료들은 1000℃ 이상의 고온에서 쉽게 산화되고 분해되거나 또 는 용해되는 등 고온에서 적용시키기 부적합한 단점이 있다. 이에 반해 SiC 세라믹 반도체는 높은 내열성 및 내부식성을 갖고 있기 때문에 고온용 열전에너지 변환재 료로 효과적으로 이용이 가능하며, 또 원료로 이용되는 탄소와 실리콘이 자원적으로 풍부하므로 원료비가 낮아 경제적이다.

β-SiC 분말로부터 제조된 다공질 n형 SiC 세라믹스 가 800-1000℃에서 높은 열전변환효율을 나타낸다는 것 이 보고되었고[4], 이 발표에 의하면 전기전도도값이 단 결정과 비교해서 비슷하거나 오히려 높은 값을 나타내었 으며 치밀한 세라믹보다 열전도율이 1/10에서 1/30정도 로 낮은 값을 나타내고 있다.

그러나 SiC 열전반도체의 실용화를 위해서는 사용되 는 기판/열전반도체/전극이 광범위한 온도영역이나 각종 분위기중에서 오믹접합을 형성하며, 시료나 도선과 반응 하지 않고, 산화나 다형전이를 일으키지 않는 화학적 안 정성을 지니며, 열팽창율이 시료에 가깝고 충분한 결합 강도를 지녀야 한다.

일반적으로는 n형 도전체에는 n형의 불순물로 되는 금속을, 역으로 p형 도전체에는 p형 불순물로 되는 금속 을 사용하며, 그중에서 일함수값이 작은 금속이 응용되 고 있다. 특히 고온용 반도체로 대표되는 세라믹 반도체 에서는 전극재료로 Ag, Au, Pd, Pt 등 귀금속류가 많이 사용된다. 이것들은 페이스트 상태로 시판되고 있으며, 특히 Pt의 경우는 1000℃ 이상의 환원성 가스 중에서는 증발에 의한 열화가 발생하는 결점이 있다.

일반적인 접합은 이상적인 경우와 표면상태에 의한 경우의 중간적인 경향을 나타내는 경우가 많다. 그로 인 해 전극재료는 일함수외에 내산화성, 융점, 증발성, 접합 성, 경제성 등을 고려해서 선택되며, Ag, Pt 등의 귀금속 이나 In, Al, Cu, Ni, W, Pd, Mg, Sn 등이 사용된다.

우선 금속-반도체 접합의 에너지 상태로부터 ohmic 접합을 생각해 보면, 금속과 n형 반도체의 표면상태를 고려하지 않은 이상적인 접합의 경우에 있어서 에너지 상태를 Fig. 1에 나타내었다[5]. 접합에 의해서 페르미준 위가 일치되려고 전하의 이동이 일어나고, 접합면에 전



Fig. 1. The contact of metal and n-type semiconductor

위장벽 (Schottky형 장벽)이 발생한다. 진공준위로부터 측정한 금속의 일함수(Φm)와 반도체의 전자친화력(Xs)은 각각 고유의 값으로 접합전후 변화가 없다. 따라서 금속 측에서의 장벽높이는 ∲m-Xs로 일정하고, 반도체측에서 의 장벽높이는 φ_m-φ_s로 구해진다. 여기서 φ_s는 반도체의 일함수이다. 금속에 대해 반도체에 -의 전압을 가한 경우 (순바이어스)는 전압의 증가에 따라 전자흐름이 넘어야 만 하는 장벽이 낮아지기 때문에 전류가 증가하지만, 반 대의 경우(역바이어스)는 장벽의 높이가 불변하기 때문 에 미소 정전류밖에 흐르지 않는다. 이와 같이 인가된 전 압의 +, -에 의해서 저항이 변화하며 정류작용을 나타내 는 접합을 non- ohmic 접합이라고 한다. 따라서 오믹접 합을 얻기 위해서는, n형 반도체에서는 φm≤χs, p형 반 도체에서는 ♠m≥Ep (Ep;진공준위에서 가전자대 상단까 지의 에너지)로 되는 금속전극을 선택하는 것이 바람직 하다.

n형 반도체의 전자친화력은 일반적으로 4 eV 정도이 므로 고온용 전극재료로 자주 사용되는 Pt, Pd, Au 등은 일함수가 각각 5.5, 4.9, 4.8 eV 이므로 non-ohmic 접합 을 형성한다. 따라서 본 연구에서는 다공질 n형 SiC 반 도체 (일함수 4.5 eV)[6]에 대한 전극재료로서의 내산화 성, 융점, 증발성, 접합성, 경제성 등을 고려한 Ag와 Ag-Ti-Cu의 접합거동에 대해 연구하였다. Ag, Ti, Ti, Cu의 일함수는 각각 4.3, 3.9, 4.4 eV 이다[7].

2. 실 험

2.1 기판재료

열전반도체소자는 반도체와 비교시 저항률이 매우 작 고 열전도율이 매우 큰 금속을 전극으로 사용해서, Fig. 2(a)와 같은 Ⅱ형 모듈로, 또는 (b)와 같이 한쪽 접합부가 n형과 p형의 직접 접합으로 형성된 V형 모듈로 응용되 고 있다.

본 연구에서는 열전모듈의 기판으로 대기중에서의 열 내구성이 우수하며 열전도도가 우수한 고절연성 SiC기 판 (NGK사 NEWSIC, 20% Si 함유 SiC)과 알루미나 기 판 (CC사, 순도 96%)을 사용하였다.



Fig. 2. The shape of thermoelectric device (a) Π type (b) V-type

2.2 반도체 SiC / 금속전극 / 기판의 접합

반도체와 금속전극간의 접합법으로, 금속콜로이드를 유기용매에 분산시킨 페이스트를 열로 접착시키는법, 저 융점 금속의 용접, 도금, 무전해도금, 진공증착, 스퍼터 링, 용융방사 등이 있다[8-10]. 페이스트의 열접합은 열 처리에 의해서 Ag, Au, Pt, C 등을 시료표면에서 소결시 키는 방법이기 때문에 고온에서도 안정하고 접착강도가 큰 전극이 얻어진다. Ga, In 등 저융점 금속은 용접이나 도포에 의해서 쉽게 전극이 형성되지만, 고온에서의 사 용이나 충분한 접합강도를 지니기 위해서는 금속판의 압 착 등의 방법을 병용할 필요가 있다. 진공증착이나 스퍼 터링에서는 열처리가 필요 없고, 균질하여서 접합면의 순도가 높은 박막전극을 형성시킬 수 있다. 사용가능한 금속도 종류가 다양하고, 마스크 등의 사용에 의해 수십 µm 정도의 정밀한 형상도 가능하다. 단, 접합강도와 열 적 안정성이 난점이 되고, 고온측정에는 부적합 경우가 많다.

본 연구에서는 페이스트의 열접합법을 적용하였다.

페이스트로는 Ag의 경우는 시판용 Ag 페이스트 (대주 정밀화학, Con-Coat DS-0086IE, 85.8% Ag)를, Ag-Ti-Cu의 경우에는 Ag (High Purity Chemical Laboratory사, 3N up), Ti (High Purity Chemical Laboratory사, 3N), Cu (High Purity Chemical Laboratory사, 3N) 혼합분말에 10 wt%의 플럭스 (Lucas-Milhaupt사, Handy flux hi-temp M)를 첨가해서 자체 제조한 것을 사용하였다.

접합시험에 사용된 열전소자용 SiC 반도체는 직경 20mm, 두께 3mm의 디스크형으로, SiC 기판 (두께 5mm) 및 알루미나 기판 (두께 4mm)은 SiC 반도체를 올 려놓기 적당한 크기인 25mm ×25mm로 절단하고 각각 의 접합표면을 연마하였다. 반도체와 기판의 접합면에 접합에 필요한 전극 형성용 Ag, Ag-Ti-Cu 페이스트를 적당량 도포하였다. Ag의 경우에는 페이스트를 건조시 키기 위해 공기 중 80℃, 1시간 유지 후 Ar 분위기 90 0℃에서 30분, Ag-Ti-Cu의 경우에는 1300℃에서 30분 간 유지 후 서서히 노냉시켜 잔류응력을 줄이고자 하였다. 접합 계면을 관찰하고자 접합용 시편을 다이아몬드 커터로 절단해서 접합 단면이 드러나도록 한 후 연마하 여 SEM 관찰 및 EDX 분석을 실시하였다.

2.3 전기전도도 측정

SiC 열전반도체의 고온용 전극으로서 Ag, Ag-Ti-Cu 의 적용 가능성을 확인하기 위해서 전기전도도를 측정하 였다.

50mm×50mm×200mm 크기의 β-SiC 분말 성형체를 N₂ 분위기 2100℃에서 3시간 소결시킨 시료를 앞서 설 명한 접합법과 동일한 방법으로 전극처리한 후, 전극의 전기전자적 영향을 최소화하기 위해 직류 4단자법으로 Ar 분위기 800℃에서 10시간 간격으로 전기전도도를 측 정하였다. 오믹성의 확인을 위하여, 전류의 방향을 정방 향과 역방향으로 변화시켜 얻은 기전력의 평균치로부터 전기전도도를 산출하였다.

3. 결과 및 고찰

3.1 반도체 SiC / 금속전극 / 기판의 접합

Fig. 3에 다공질 반도체 SiC와 Si가 첨가된 SiC 기관 이 Ag에 의해 접합되어 있는 단면을 나타내었다. 상부층 이 반도체 SiC이고, 중간층이 Ag, 하부층이 SiC 기판이 다. Ag 필러 메탈에 의해 반도체 SiC와 SiC 기판이 견고 하게 접합되어 있음을 볼 수 있다. 그러나 반도체 SiC의 경우 상대밀도 55.8%의 다공질 상태이어서 Ag 페이스 트가 내부까지 불균일하게 침투한 것을 확인할 수 있다. 젖음에 의해 액체-고체간 접합면의 에너지는 고체의 표 면에너지 보다 작아지고 그 에너지 차이가 구동력으로 작용해서 고체의 모세 틈새로 침투할 수 있는데 다공질 상태이어서 보다 용이하게 침투한 것으로 판단된다.

Fig. 4는 Fig. 3에서의 하부층인 SiC 기관과 중간층인 Ag의 계면 주위를 고배율로 관찰한 결과를 나타낸 것이 며, 비교적 치밀한 기판이어서 Ag의 침투현상은 보이지 않았지만 접합상태가 전반적으로 불균일적인 것을 볼 수 있다. 이는 열처리 과정에서 페이스트 중의 유기물 증발 및 금속인 Ag와 세라믹스인 SiC 기판의 매우 큰 열팽창 계수 (Ag 18.9×10⁶/K [11], SiC 기판 4.5×10⁶/K) 차이 에 의해 발생된 응력에 의해 발생한 것으로 판단된다.

Fig. 4에서의 Ag EDX dot pattern을 Fig. 5에 나타내 었다. Fig. 5로부터 Ag는 계면 위쪽에 대부분이 분포하 고 있으며, 계면에서 하부 SiC 기판과는 거의 반응하지 않고 안정된 층을 이루고 있음을 확인할 수 있다. Fig. 6 은 Fig. 4에서의 Si EDX dot pattern을 나타낸 것으로 Si 가 SiC 기판에서 Ag층 쪽으로 약간의 이동이 있음을 확 인할 수 있다. Fig. 5와 6으로부터 SiC 기판의 Si는 Ag 층으로 이동하며, Ag가 기판쪽으로 이동하는 것은 상대 적으로 적음을 알 수 있다. 이는 Si가 첨가된 SiC 기판 중의 Si가 고온에서 열처리시 자유에너지를 낮추기 위해 Ag층으로 확산하기 때문으로 판단된다. 즉 계면에서의 국부적인 확산으로 접합이 더욱 견고하게 이루어져 안정 한 접합이 유지될 수 있었다.

Fig. 7은 Fig. 3에서의 상부층인 반도체 SiC와 중간층 인 Ag의 계면 주위를 고배율로 관찰한 결과를 나타낸 것으로, 두 층간의 bonding이 잘 이루어져 있음을 볼 수 있으며, 반도체 SiC의 다공질성에 의해 SiC내에서의 내 부응력에 의한 균열은 발생되지 않았다.

Fig. 7에서 Ag와 Si의 EDX dot pattern을 각각 Fig. 8과 9에 나타내었다. 반도체 SiC와 Ag의 경계면을 중심 으로 Ag의 경우는 경계면 아래쪽에, Si의 경우는 경계면 의 위쪽에 집중되어 분포하고 있음을 알 수 있으며, 앞서 설명한 바와 같이 반도체 SiC가 다공질 상태이어서 Ag 페이스트가 불균일적으로 침투한 것을 확인할 수 있다.



Fig. 3. Scanning electron micrograph of the specimen heat treated at 900℃ for 0.5h in Ar atmosphere. (upper : porous SiC, middle : Ag, lower : SiC substrate)



Fig. 4. Scanning electron micrograph of Ag (upper) / SiC substrate (lower) interface.



Fig. 5. EDX Ag dot pattern of Ag (upper) / SiC substrate (lower) interface.



Fig. 6. EDX Si dot pattern of Ag (upper) / SiC substrate (lower) interface.



Fig. 7. Scanning electron micrograph of the porous SiC (upper) / Ag (lower) interface.



Fig. 8. EDX Ag dot pattern of the porous SiC (upper) / Ag (lower) interface.



Fig. 9. EDX Si dot pattern of the porous SiC (upper) / Ag (lower) interface.

전극용 금속은 열전모듈의 경제성을 고려한 저가이어 야 한다는 제약적 조건이 따르는데, Ag의 경우 Pt 등과 같은 귀금속에 비해 훨씬 경제적이어서 이점이 있지만, SiC 열전반도체의 경우 응용목표온도가 800℃ 이상으로 고온인 점을 감안하면 융점이 962℃인 Ag는 적용온도범 위가 제한적이다. 따라서 Ag의 합금화가 필요한데 고가 인 시판용 Ag-Pd계 보다 비교적 경제적이며 융점이 높 고 일함수가 4.5 eV 이하인 금속 중에서 Cu와 Ti를 선택 하였다. Cu의 경우 융점 1085℃, 일함수 4.4 eV인데 반 해서, Ti의 경우 일함수 3.9 eV로 적절하지만 융점이 1670℃로 과하게 높고 과도한 보강효과로 인해 젖음성 저해할 가능성이 있을 것으로 예상된다. 그러나 Ti-Cu계 에 Sn을 첨가할 경우 Cu의 표면에너지 감소와 함께 Ti 의 활동도가 증가한다는 보고[12]가 있고, 그 현상은 Ag 에도 적용 가능할 것으로 판단되어 Ag-Ti-Cu계에 대해 연구하였다.

Ag-Ti-Cu계에서 Cu 조성이 25 at.% 이상이 되면 융 점이 960℃ 이하가 되므로[12], 본 연구에서는 Ag를 60 at.%로 고정시키고 Ti와 Cu의 조성을 각각 30:10, 20:20 으로 변화시켰다.

Ag-30Ti-10Cu 조성의 혼합 금속분말 (10 wt% 플럭 스 첨가)을 반도체 SiC와 알루미나 기판 사이에 삽입 도 포하고 Ar 분위기, 1300℃에서 0.5시간 열처리한 시편 의 절단면에 대해 SEM 관찰한 결과를 Fig. 10에 나타내 었다. 필러 메탈(중간층)과 알루미나 기판(하층부)은 매 우 우수한 접합을 하고 있음을 볼 수 있지만, 반도체 SiC(상층부)와는 일부 경계면에서 분리된 부분이 관찰 되었다. 이는 필러 메탈 분말의 혼합과 유지 시간의 불충 분으로 인해 양적으로 풍부한 Ti가 일부 분리됨으로써 필러 메탈이 다공질 SiC에 제대로 침투하지 못한 결과 로 판단된다. 고배율로 관찰한 결과 (Fig. 11), 알루미나



Fig. 10. Scanning electron micrograph of the specimen heat treated at 1300°C for 0.5h in Ar atmosphere. (upper : porous SiC, middle : Ag-30Ti-10Cu filler metal, lower : alumina substrate)



Fig. 11. Scanning electron micrograph of the filler metal (upper) / alumina substrate (lower) interface.



Fig. 12. EDX Ti dot pattern of the filler metal (upper) / alumina substrate (lower) interface.



Fig. 13. Scanning electron micrograph of the specimen heat treated at 1300℃ for 0.5h in Ar atmosphere. (upper : Ag-20Ti-20Cu filler metal, lower : alumina substrate)



Fig. 14. EDX Ti dot pattern of the porous SiC (upper) / filler metal (middle) / alumina substrate (lower) interface.

기판과의 양호한 접합을 확인할 수 있었지만, 필러 메탈 의 내부와 경계면의 성분이 상이하고, 특히 내부는 편석 에 의한 2차상 (회색부분)이 존재하는 것을 볼 수 있는 데, 이는 Ti 분리에 의해 균일한 (Ag)CuTi₂를 형성하지 못한 것에 기인하는 것으로 판단되며, Fig. 12의 Ti EDX dot pattern 분석한 결과로부터 Ti가 필러 메탈에서 이동 해서 알루미나와의 경계면에 집중된 것을 확인할 수 있다. Fig. 13과 14에 필러 메탈 Ag-20Ti-20Cu의 접합면의 SEM 관찰 결과를 나타내었다. 기판들과의 접합이 잘 이 루어졌으며, 앞서 Ag-30Ti-10Cu에서와 다르게 Ti 조성 감소에 의해 필러 메탈의 내부와 경계면의 성분 차이가 거의 발생하지 않았다. Fig. 14의 Ti EDX dot pattern으 로부터 필러 메탈이 Ag-20Ti-20Cu계의 경우 보다는 내 부와 경계면에 (Ag)Cu₄Ti로 예상되는 금속상이 비교적 고르게 분포되어 있음을 확인할 수 있다.

3.2 전기전도도

β-SiC 분말 성형체를 N2 분위기 2100℃에서 3시간 소결시킨 n형 SiC 반도체 시료를 Ag 및 Ag-20Ti-20Cu 로 전극 처리한 후 직류 4단자법으로 Ar 분위기 800℃ 에서 10시간 간격으로 전기전도도를 측정한 결과를 Fig. 15에 나타내었다. 비교를 위해 Pt 전극으로 측정한 전기 전도도[4]를 ●로 나타내었다. Ag-20Ti-20Cu 필러 메탈 로 전극 처리한 시편의 경우에는 시간 경과와 함께 약간 편차는 있지만 전기전도도의 변화가 그다지 없고 오히려 미세하지만 상승한 결과를 나타내었다. 이는 Ag-20Ti-20Cu 필러 메탈이 시간이 경과함에 따라 서서히 보다 균일한 상형성과 더불어 접합성이 개선되어 접합저항이 감소되 었을 것으로 판단된다. 반면에 Ag로 전극 처리한 시편의 경우에는 초기에는 Ag-20Ti-20Cu로 전극 처리한 시편 과 유사한 전기전도도를 나타냈지만 50시간 경과 후 접 합이 불안정하기 시작되고 60시간 경과 후에는 전극이 완전히 불안정해서 전기전도도 측정이 거의 불가능한 상 황이 되었다. 미세구조를 확인한 결과 (Fig. 16), Ag 표 면이 많이 손상되었음을 확인할 수 있었다.



Fig. 15. Electrical conductivity vs. holding time
○ : Ag-20Ti-20Cu filler metal
△ : Ag paste
● : Pt paste [4]



Fig. 16. Scanning electron micrograph of the specimen held at 800°C for 60h in Ar atmosphere. (upper : porous SiC, lower : Ag)

본 연구에서는 Ag 페이스트 Ag-Ti-Cu계 혼합 분말을 직접 SiC 반도체 및 기판에 도포해서 접합 거동을 관찰 하였지만, Ag-20Ti-20Cu 혼합분말을 보다 고온에서 장 시간 열처리해서 균일한 상으로 만들고, 합금 잉곳을 분 쇄해서 유기물 바인더와 함께 페이스트화 하면, 고온용 전극재료로 응용이 충분히 가능할 것으로 판단된다.

4. 결 론

본 연구는 고온용 전극재료에 관한 연구로서 사용목 표온도가 800℃ 이상으로 고온인 점과 열전모듈의 경제 성을 고려한 저가이어야 한다는 제약적 조건에서 실험한 결과 다음과 같은 결론을 도출하였다.

- (1) 다공질 SiC 반도체와 기판재료와의 접합에서 Ag 의 경우, Ag 페이스트가 다수 기공을 통해 반도체 SiC 내부까지 불균일하게 침투하였지만, 반도체 SiC / Ag 필러 메탈 / SiC 기판간비교적 우수한 접합이 형성되었다.
- (2) Ag-30Ti-10Cu 필러 메탈의 경우, 알루미나 기판 과 우수한 접합을 형성하지만 Ti 분리에 의해 필 러 메탈의 성분이 기판과의 경계면 부분과 필러 메탈의 내부와 상이하고, 그 결과 필러 메탈의 내 부는 편석에 의한 2차상이 다수 존재하였다. 또한 필러 메탈이 다공질 SiC에 제대로 침투하지 못해 서 반도체 SiC와 필러 메탈의 경계면에서 일부 분리가 발생되었다.
- (3) Ag-20Ti-20Cu 필러 메탈의 경우, 반도체 SiC / Ag-20Ti-20Cu 필러 메탈 / SiC 기판간 매우 우수 한 접합이 형성되었으며, 필러 메탈의 내부와 기 판과의 경계면의 성분 차이가 거의 발생하지 않

았다.

(4) 각각의 전극을 도포하고 직류 4단자법으로 Ar 분 위기 800℃에서 전기전도도를 측정한 결과, Ag로 전극 처리한 시편의 경우에는 60시간 경과 후 전 극이 완전히 불안정해서 단락현상이 발생한 반면 에, Ag-20Ti-20Cu 필러 메탈로 전극 처리한 시편 의 경우에는 시간 경과와 함께 전기전도도의 열화 현상이 발생되지 않았으며, 소둔효과에 의해 보다 균일한 상형성과 더불어 접합성이 개선되어 접합 저항이 감소되어 전기전도도가 미세하지만 상승 한 결과를 나타내었다.

References

- D. M. Rowe and C. M. Bjandari, *Modern Thermoelectrics*, pp. 35-48, Holt, Rinehart and Winston Ltd., 1983.
- [2] I. B. Cadoff and E. Miller, *Thermoelectric Materials and Devices*, pp. 178-183, Chapman and Hall Ltd., 1960.
- [3] K. Uemura and I. Nishida, *Thermoelectric Semi*conductors and *Their Applications*, p.1-11, Nikkan Kogyo Shinbun, 1988.
- [4] K. Koumoto, C. H. Pai, S. Takeda, and H. Yanagida, "Microstructure-controlled Porous SiC Ceramics for High-temperature Thermoelectric Energy Conversion", *Proc. of the 8th Inter. Conf. on Thermoelectric Energy Conversion* (Nancy), pp. 107-112, 1989.
- [5] C. H. Pai, Properties of Electronic Materials, p.148, Common-Media, 2008.
- [6] K. H. Hellwege, Landolt-Börnstein, Group III, vol. 17(a), p.140, Springer-Verlag Berlin · Heidelberg · NewYork, 1982.
- [7] V. S. Formenko, *Handbook of Thermoionic Properties*, p. 347, Plenum Press Data Division, 1966.
 DOI: <u>https://doi.org/10.1007/978-1-4684-7293-6</u>
- [8] T. Iseda, Y. Kutukake, K. Nomaki, *Joining of Ceramics, Glass+Metal*, p.41-44, German Welding Soc., 1980.
- [9] R. V. Allen, W. E. Borbidge, P. T. Whelan, Advances in Ceramics" vol. 12, p.537-743, Columbus Ohio, 1984.
- [10] Japanese Chemical Society (ed.), Kagaku Sosetsu, no. 37, pp. 149-152, Society Press Center, 1982.
- [11] David R. Lide (Chief ed.), CRC Handbook of Chemistry and Physics, pp. 12-120, CRC Press, 1991.
- [12] M. G. Nicholas, "Reactive Brazing of Ceramics", Proc. of the MRS Inter. Meeting on Advanced Materials (Tokyo), pp. 49-59, 1988.
- [13] P. Villars, A. Prince and H. Okamoto, *Handbook of Ternary Alloy Phase Diagrams*, vol. 3, p. 2359, ASM, 1995.

배 철 훈(Chul-Hoon Pai)

[정회원]



- 1986년 2월 : 연세대학교 대학원 세라믹공학과 (공학석사)
- •1990년 3월 : 동경대학교 대학원 응용화학과 (공학박사)
- •1992년 3월 ~ 1994년 9월 : 생산 기술연구원 조교수
- •1994년 9월 ~ 현재 : 인천대학교 나노바이오공학과 교수

<관심분야> 전자세라믹재료, 에너지변환재료, 센서재료