SMIA CCP2 직렬 인터페이스를 가지는 고기능 이미지 센서를 위한 데이터 프로토콜 변환 시스템의 구현

김남호¹, 박현상^{1*} ¹공주대학교 전기전자제어공학부

Implementation of Data Protocol Conversion System for High-end CMOS Image Sensors Equipped with SMIA CCP2 Serial Interface

Nam-Ho Kim¹ and Hyun-Sang Park^{1*} ¹Division of Electrical, Electronics, and Control Engineering Kongju National University

요 약 LVDS에 기반을 둔 초고속 저전력 직렬 인터페이스인 SMIA(Standard Mobile Imaging Architecture) CCP2(Compact Camera Port 2) 규격을 채택한 CMOS 이미지 센서들이 개발되면서, 기존의 CMOS 이미지 센서들과 직접 연결되었던 장비들이 사용할 수 없게 되고 있다. 본 논문에서는 SMIA CCP2 규격의 직렬데이터 신호를 범용 10-비트 병렬 신호로 변환하는 시스템을 제안하고. 이의 구현 방안을 제시한다. 제안한 데이터 프로토콜 변환 시스템 은 de-serializer 1개와 저가의 FPGA로 구성되어 소형 PCB로 구현되어, 장비와 이미지 센서 사이를 추가 공간 없이 용이하게 접속할 수 있다. 또한 SMIA CCP2 규격에서 제시된 최대 속도인 650Mbps의 속도로 데이터를 변환하는 것 이 가능하기 때문에 범용 프로토콜 변환 시스템으로서의 활용성도 매우 높을 것으로 기대된다.

Abstract Recently the high-end CMOS image sensors are developed, conforming to the SMIA CCP2 specification, which is a high-speed low-power serial interface based on LVDS technology. But this kind of technology trend makes the existing equipments are no longer useful, although their capability is still good enough to handle the recent image sensors if there was no interfacing problem. In this paper, we propose and realize a data protocol conversion system that translates the SMIA CCP2 serial signals into the existing 10-bit parallel signals. The proposed system is composed of a de-serializer and a FPGA chip, and thus can be constructed on a small PCB which enables easy integration between the existing equipments and the new high-end image sensors. Besides, the maximum transfer rate by the SMIA specification is also achieved on the implemented system. So it is expected that the implemented system can be used as a general-purpose protocol converter in a variety of sensor-related application fields.

Key Words : SMIA, CCP2, LVDS, CMOS, HSSI

1. 서론

디지털 카메라가 시장에 보급되면서 이미지 센서의 수 요가 증가하기 시작했으며, 90년대 말부터 본격화되기 시작한 카메라 내장 휴대전화는 이미지 센서 시장을 폭 발적으로 성장시키는 계기가 되었다. 이미지 센서는 크게 CCD (Charge Coupled Device) 이미지 센서와 CMOS 이 미지 센서(CIS: CMOS Image Sensor)로 구분된다[1]. CCD 이미지 센서는 높은 전압을 이용하여 영상 데이터 를 획득하기 때문에, 화질이 우수하고 감도가 높지만 전 용 제조 공정을 구비해야 하기 때문에 제조 단가가 비싸 고, 소형화가 어렵다는 한계를 가지고 있다. 그 반면 CMOS 이미지 센서는 일반적인 저전압 CMOS 공정을 그대로 활용하기 때문에 영상의 감도가 떨어지고 화질이

*교신저자 : 박현상(vandammm@kongju.ac.kr) 접수일 09년 01월 23일 수정일 09년 04월 20일

게제확정일 09년 04월 22일

낮다는 단점이 있으나, 범용 공정을 사용함에 따라 제조 단가가 낮아질 뿐만 아니라, 아날로그 회로나 디지털 논 리회로들도 동일한 CMOS 공정상에 용이하기 집적하기 때문에 다기능, 고기능, 소형화에 매우 유리하다. 게다가 이미지 센서에서 촬상된 영상 데이터의 낮은 화질을 개 선하기 위한 다양한 신호처리 기법들이 개발되고[2], 이 를 이미지 센서와 함께 하나의 칩으로 구현함에 따라, CMOS 이미지 센서의 단점이었던 화질의 문제는 점점 희석되어가고 있다. 현재 카메라 내장 휴대전화에서는 거 의 대부분 CMOS 이미지 센서를 사용하고 있으며, 디지 털 카메라에서는 아직도 CCD 이미지 센서가 시장을 양 분하고 있는 중이다. 그러나 최근에 시판되는 DSLR 카 메라는 CMOS 이미지 센서에 기반을 둔 제품들이 출시 되는 등, 이미지 센서는 점차 CMOS 이미지 센서로 통일 되고 있다.

CMOS 이미지 센서가 휴대형 시스템에 널리 사용되면 서, CMOS 이미지 센서 기술에 대한 표준화[3,4]가 진행 되기 시작했으며 최근에 Nokia와 STMicro사가 주축이 되어 SMIA 표준[3]을 완료함에 따라, 시장 점유 상위 업 체들이 SMIA 표준에 의거한 고성능 이미지 센서를 본격 적으로 시장에 공급하고 있다. 따라서 CMOS 이미지 센 서 기술은 고기능 제품은 SMIA 표준을 따르는 추세이며, 보급형 제품들은 데이터 당 10-비트의 병렬 신호로 출력 하는 규격으로 제작되고 있다. 그러나 SMIA 표준은 기존 의 규격보다 데이터 전송에 필요한 전력량을 대폭 감축 할 뿐만 아니라, 전송에 소요되는 전선의 수도 크게 줄이 기 때문에, 빠른 속도에 시장에 파급될 것으로 기대되고 있다.

그럼에도 불구하고 10-비트 병렬 신호 규격에 의한 영 상 신호를 받아들이는 기존의 장비들은 SMIA 표준에 의 한 영상 신호를 받아들일 능력이 없기 때문에, 기존의 장 비 대신 SMIA 표준을 지원하는 장비를 새롭게 개발하거 나 구매해야 하는데 이는 많은 기간과 비용을 초래하는 결과를 낳는다. 본 논문에서 이러한 문제를 해결하기 위 하여, SMIA 표준의 영상 신호를 10-비트 병렬 신호 규격 의 신호로 변환해주는 프로토콜 변환 시스템을 제안하여 구현한다. 제안한 시스템은 직렬 신호를 병렬 신호로 변 경해주는 de-serializer 칩과 소형의 FPGA로 구성되어 있 어서, SMIA 기반의 이미지 센서와 기존의 장비 사이를 용이하게 인터페이스 한다. 또한 Verilog 하드웨어 언어 로 구현되어 있기 때문에, 향후 SMIA를 직접 지원하는 응용 시스템을 개발할 때, IP 형태로 활용하는 것도 가능 하다. 또한 SMIA 규격의 최대 속도를 이미 지원하기 때 문에, 실용성도 매우 뛰어나다고 할 수 있다.

2. SMIA CCP2 표준

2.1 SMIA CCP2 표준의 개요

SMIA는 휴대전화용 카메라 모듈의 표준화를 위해서 Nokia와 STMicro가 주도적으로 설립했으며, 카메라 모듈 의 외관, 기계적 구성, 기능, 레지스터, 전기적 인터페이 스 등을 포괄적으로 규정하여 임의의 카메라 모듈은 언 제든지 타사의 카메라 모듈로 대치해도 기능 상 문제가 없을 수준의 규격을 규정하고 있다.

CCP2 규격은 SMIA 규격의 일부로써 송신단과 수신 단 사이의 단방향 영상 데이터 전송 방식에 대한 전기적 인 규약을 담고 있다. CCP2는 전송 속도의 범위에 따라 서 3개의 클래스로 구분되며, 각 클래스에서의 최대 전송 속도는 표 1과 같다.

[표 1] CCP2의 허용 전송 속도

Class	Data rate						
0	< 208 Mbps						
1	208 Mbps ~ 416 Mbps						
2	416 Mbps ~ 650 Mbps						

그림 1은 CCP2의 물리 계층을 나타내며, SubLVDS로 명명된 LVDS[6] 기술을 채택하고 있다. 표준 LVDS는 350 mV의 차분신호를 다루는 것에 비해서 SubLVDS에 서는 150 mV의 차분신호를 다룸으로써, 전송 전력 소모 량을 크게 줄인 것을 특징이다. 그러나 최대 전송 속도는 3.125 Gbps에서 650 Mbps로 줄어들게 된다.



[그림 1] SubLVDS 송수신 I/O 회로

또한 CCI(Camera Control Interface) 규격도 정의했는 데, 이는 기존의 저속 직렬 인터페이스 규격인 I2C[5]에 근거를 두고 있으며, 카메라 모듈에 대한 제어를 위한 신 호 인터페이스로 사용된다. 그림 2는 CCP2 규격에 의해 서 송신기와 수신기가 어떤 신호를 가지고 결선되는지를 보여준다.



[그림 2] CCP2 규격에 의한 송신기(카메라 모듈)와 수신 기의 연결

2.2 CCP2 데이터 형식

CCP2 표준에서는 이미지 센서에서 출력되는 Bayer 패턴[1]의 원시 영상 데이터뿐만 아니라, JPEG[7]에 의해 서 압축된 데이터가 이르기까지 다양한 범주의 영상 데 이터를 전송하도록 규격화되어 있다. 구체적으로 다음과 같은 데이터 형식이 지원된다.

YUV 422 image data
YUV 420 image data
RGB 888 image data
RGB 565 image data
RGB 444 image data
Raw Bayer, 6-bit image data
Raw Bayer, 7-bit image data
Raw Bayer, 8-bit image data
Raw Bayer, 10-bit image data
Raw Bayer, 12-bit image data
JPEG 8-bit data

이중에서 YUV422이나 YUV420[8]등은 R, G, B 데이 터를 Y, Cb, Cr 영역으로 색변환한 후에 수평이나 수직 방향으로 색차 신호를 부표본화한 것이다. 이 형식은 JPEG과 같은 영상 압축 규격에서 필요로 하는 데이터 체 계이다. RGB 888, RGB 565, RGB 444 등은 디스플레이 장치로 R, G, B 영상을 직접 전송할 때 사용한다. JPEG 8-bit data는 수신단으로 정지영상 파일을 전송하기 위한 목적이며, JPEG 인코더까지 내장된 카메라 모듈에서만 출력 가능하다. 순수한 이미지 센서에서는 Raw Bayer 형 식의 데이터만이 출력된다. 현재 개발된 이미지 센서들은 최소한 10-비트 이상의 ADC (Analog Digital Converter) 를 내장하고 있고, 12-비트 ADC는 극소수의 이미지 센서 에서 채택되고 있다.

카메라 모듈은 나열된 모든 데이터 형식으로 영상 데 이터를 보내야 하는 것은 아니며, 이 중에서 하나 이상만 을 지원하면 CCP2 표준에 호환된다고 표현할 수 있다고 표준에 규정되어 있다. 따라서 순수한 고기능 이미지 센 서만으로 구성된 카메라 모듈에서는 10-비트의 Bayer 패 턴 데이터만을 출력하기 때문에 본 논문에서는 10-비트 Bayer 형식으로 출력되는 직렬 데이터를 병렬화하는 것 을 지향한다.

2.3 Raw Bayer, 10-비트 데이터 형식

CCP2를 통해서 전송되는 영상 데이터는 데이터 형식 에 상관없이 바이트 단위로 데이터가 정렬된 다음에 직 렬 데이터로 변환되어 출력된다. 수신단 측에서는 연속적 으로 입력되는 직렬 데이터 32-비트를 검출하여 이 값이 0xff000000과 같아지면 영상 데이터가 전송되기 시작하 는 시점으로 인식하고, 0xff000001과 같아지면 영상 데이 터의 전송이 완료되는 시점으로 인식한다. 좀 더 구체적 으로 0xff000000 (line start code)은 라인의 시작을, 0xff000001 (line end code)은 라인의 종료를, 0xff000003 (frame start code)는 한 프레임의 시작을, 0xff000003 (frame end code)은 한 프레임의 종료를 각각 나타낸다.





그림 3은 Raw Bayer, 10-비트 데이터 형식에 의해서 전송되는 데이터의 구체적인 형식을 나타낸다. Line/frame start code이후에는 영상 데이터가 전송된다. 이어지는 4개의 영상 데이터는 우선 MSB 8-비트만을 전 송한다. 그리고 4개의 영상 데이터의 LSB 2-비트씩 4개 를 모아 8-비트를 만둔 후 이를 전송한다. 이와 같은 패턴 은 4개의 10-비트 데이터마다 반복하므로, 10-비트 데이 터 4개를 보낼 때마다 5 바이트를 순차적으로 전송하게 되다.

3. CCP2 프로토콜 변환 시스템 구현

3.1 보드 수준의 변환 시스템

그림 4는 CCP2 데이터 프로토콜 변환 시스템을 보드 수준으로 나타낸 블록도이다. 보드 수준에서의 구성 요소 는 크게 3개이다. 첫 번째 구성요소는 SMIA 규격을 따르 는 이미지 센서이고, 두 번째 구성요소는 SubLVDS 신호 규격에 따라서 최대 650 Mbps로 전송되는 직렬 데이터 를 바이트 단위로 데이터를 분리하고, 데이터를 위한 클 럭을 복원해주는 기능을 하는 de-serializer이다. De-serializer의 출력속도는 최대 81 MB/s이다. 마지막 구 성 요소는 de-serializer에서 기계적으로 출력하는 바이트 단위의 데이터로부터 10-비트 화소 데이터를 연속적으로 출력해주는 회로가 구현된 FPGA이다. 따라서 최종적인 출력속도는 64 MP/s가 되며, 이는 5.15M 해상도 영상을 초당 10장 연속적으로 전송 가능한 속도이다.



[그림 4] 변환시스템의 보드 수준 블록도

시스템 제작에 사용된 이미지 센서는 5.15M 해상도의 SONY CMOS 이미지 센서[9]이고, de-serializer는 STSMIA832 칩을 사용했다[10]. 그림 5는 제작된 보드의 전면부 사진을 나타낸다.



[그림 5] 변환 시스템 보드의 전면부 사진

그림 6은 변환 시스템 보드를 이미지 센서 검사용 장 비에 장착한 사진이다. 현재 개발된 이미지 센서 검사용 장비들은 10-비트 병렬 데이터만을 수신하도록 설계되어 있기 때문에, SMIA CCP2 규격에 따른 영상 데이터를 출 력하는 이미지 센서를 검사하려면 CCP2, 데이터 프로토 콜 변환 시스템이 반드시 필요하다.



[그림 6] 변환 시스템을 이미지 센서 분석 시스템에 장착 한 사진

3.2 FPGA 수준의 변환 시스템

그림 7은 CCP2 데이터 프로토콜 변환 시스템을 FPGA 수준에서 나타낸 블록도이다.



[그림 7] 변환시스템의 FPGA 수준 블록도

2개의 논리 블록으로 구성되어 있으며, 첫 번째 블록 인 smia_raw10은 line star code, line end code, frame start code, frame end code를 검출하여, 유효한 라인의 시점과 종점, 유효한 프레임의 시점과 종점을 판단한다. 그리고 8-비트 데이터들로부터 10-비트 데이터를 복원하는 기능 을 수행한다. 8-비트 데이터는 연속적으로 입력되지만, 이를 10-비트 데이터로 변환하면 5 클럭 사이클마다 1 클 럭 사이클은 유효한 데이터가 존재하지 않게 된다. 따라 서 한 라인을 구성하는 데이터는 불연속적으로 발생한다. 그림 8은 smia_raw10 블록에서의 입출력 타이밍도를 나 타낸다.

PI[7:0]은 8-비트 입력 데이터, PO[9:0]는 10-비트 출력 데이터, PO_EN은 출력 데이터가 유효한 구간을 나타내 는 신호이다. 내부적으로 사용되는 3-비트 계수기 index[2:0]는 5 사이클마다 한번씩 입력되는 LSB 데이터 의 위치를 판단하기 위해서 사용되며, index[2:0]이 4가 될 때마다, PI[7:0]을 내부 레지스터 pi_reg[7:0]에 저장한 다. 내부 레지스터 pi_reg[7:0]의 4 개의 데이터에 대한 LSB가 2-비트씩 들어있다. 계수기 index[2:0]의 LSB 2-비 트는 pi_reg[7:0]에서 어떤 데이터를 선택해서 출력해야 할지를 알려준다.

CLK											
PI[7:0]	P1[9:2]	P2[9:2]	P3[9:2]	P4[9:2]	LSB1-4	P5[9:2]	P6[9:2]	P7[9:2]	P8[9:2]	LSB5-8	P9[9:2]
PO_EN											[
PO[9:0]						P1[9:0]	P2[9:0]	P3[9:0]	P4[9:0]		P5[9:0]
index[2:0]	0	1	2	3	4	0	1	2	3	4	0
pi_reg[7:0]	LSB1-4: PI[1:0],P2[1:0],P3[1:0],P4[1:0]									LSB5-8	

[그림 8] smia_raw10 블록의 입출력 타이밍도

두 번째 블록인 smia_stitch는 불연속적으로 발생하는 라인 데이터를 연속적인 라인 데이터로 재구성하는 블록 이다. 이는 2개의 SRAM으로 구성되어 있다. 블록 smia_raw10의 출력은 라인 단위로 각 SRAM에 교대로 저장된다. SRAM에는 불연속적으로 저장되지만, 한 라인 분량의 데이터가 모두 저장되면, 이 SRAM으로부터 연속 적으로 한 라인 데이터를 읽어낸다. 따라서 2개의 SRAM 중 하나는 라인 데이터를 불연속적으로 저장하는 목적으 로 사용되고, 다른 하나는 연속적으로 라인 데이터를 읽 기 위한 목적으로 사용된다.

4. 결론

그림 9는 제작된 SMIA CCP2 데이터 프로토콜 변환 시스템을, 범용 이미지 센서 검사 시스템과 SONY SMIA CMOS 이미지 센서 사이에 삽입하여 이미지 센서로부터 출력된 영상을 분석하는 장면을 보여준다.



[그림 9] 구현된 프로토콜 변환시스템의 시연 장면

구현된 CCP2 프로토콜 변환 시스템은 SMIA Class 2 까지의 속도인 650Mbps에서도 정상적인 동작이 가능하 며, 초당 64 MP/s의 속도로 Bayer 패턴 데이터를 변환할 수 있다. 이는 SMIA 규격에 명시된 최고속도를 지원한다 는 것을 의미하므로, SMIA CCP2 규격을 따르는 이미지 센서라면 어떤 회사에서 개발된 제품이라 하더라도 원활 하게 처리할 수 있게 된다.

제안한 시스템은 현재 RAW10 데이터 형식만을 지원 하고 있으나, 이미지 센서에 채택된 ADC의 해상도가 향 상됨에 따라서 RAW12나 RAW14등의 데이터 형식이 조 만간 보급될 것으로 예상된다. 따라서 제안한 시스템이 다양한 데이터 형식의 이미지 센서 원시 데이터를 처리 할 수 있도록 개선해나갈 것이다.

참고문헌

- [1] 박상식, CCD/CMOS이미지 센서, 전자신문출판부, 2007.
- [2] J. Nakamura, Image sensors and signal processing for digital still cameras, CRC Press, 2006.
- [3] SMIA 1.0 Part 2: CCP2 Specification (http://www.smia-forum.org)
- [4] MIPI Alliance Standard for Camera Serial Interface 2 (http://www.mipi.org)
- [5] The I2C bus specification, Philips Semiconductor, Jan. 2000.
- [6] LVDS Owner's manual, National Semiconductor, 4th Edition, 2008.
- [7] G. K. Wallace, "The JPEG still picture compression standard," *Communications of the ACM*, vol. 34, no. 4, pp. 30-44, Apr. 1991.
- [8] K. Jack, Video Demystified: A Handbook for the Digital Engineer, LLH Technology Publishing, 2001.
- [9] IMX034PQH3, Diagonal 5.7mm 5.15M effective pixels CMOS image sensor with square pixel for color cameras, Sony Semiconductor, 2008.
- [10] STSMIA832, 1.8V/2.8V high speed dual differential line receivers standard SMIA decoder deserializer, ST Microelectronics, 2006.

김 남 호(Nam-Ho Kim)

[정회원]



- 2006년 2월 : 공주대학교 정보통 신공학부 (공학사)
- 2006년 2월 ~ 2008년 2월 : 공
 주대학교 전기전자제어공학과
 석사과정 수료
- 2006년 11월 ~ 현재 : (주)엔텍 로직 연구원

<관심분야> 카메라 신호처리, 멀티미디어 시스템

박 현 상(Hyun-Sang Park)

[종신회원]



- 1993년 8월 : 한국과학기술원 전 기및전자공학과 (공학석사)
- 1999년 8월 : 한국과학기술원 전 기및전자공학과 (공학박사)
- 1998년 12월 ~ 2005년 2월 : 삼 성전자 LSI사업부 책임연구원
- 2005년 3월 ~ 현재 : 공주대학 교 전기전자제어공학부 부교수

<관심분야> 영상처리, 카메라 신호처리, 멀티미디어 SoC